| 講演抄録／キーワード |
| 講演名 |
2016-03-11 11:40
サイクリック系3段ADCを用いた1.1μm3,300万画素240枚/秒3次元積層構造CMOSイメージセンサ
○新井俊希・安江俊夫・北村和也・島本 洋（NHK）・小杉智彦・ジュン スンウク・青山 聡（ブルックマンテクノロジ）・Ming-Chieh Hsu・山下雄一郎（TSMC）・角 博文（東大）・川人祥二（静岡大） |
| 抄録 |
（和） |
サイクリック系3段ADCを用いた画素サイズ1.1μmの3,300万画素240枚/秒3次元積層構造CMOSイメージセンサを開発した．裏面照射型で3次元積層構造を，ハイブリッドスタッキング技術を用いることで，画素部とアレイ状に配置したAD変換器を画素エリア内部で接続した．3段パイプラインのサイクリック‐サイクリック‐逐次比較AD変換器により，変換時間周期を0.92μsに高速化した．3段AD変換器の構成とハイブリッドスタッキング技術により，3,300万画素において240枚/秒の高フレームレートを初めて実現した．画素速度7.96ギガ画素/秒の高速読み出しを実現しつつ，ランダムノイズ3.6電子とセンサ消費電力3.0ワットを達成した． |
| （英） |
A 1.1μm 33Mpixel 240fps 3D-stacked CMOS image sensor with 3-stage cyclic-based ADC has been developed. The hybrid-stacking technology connects the pixels and an arrayed ADC in the pixel area. The pipelined operation of the cyclic-cyclic-SAR ADC effectively reduces the conversion time period to 0.92 μs. The ADC architecture and the hybrid-stacking technology achieve a high frame rate of 240 fps in 33 Mpixels. A random noise of 3.6 e- and sensor power consumption of 3.0 W are attained at an extremely high pixel rate of 7.96 Gpixel/s. |
| キーワード |
（和） |
8K SHV / 3,300万画素 / 240枚/秒 / 3段ADC / 3次元積層構造 / ハイブリッドスタッキング技術 / / |
| （英） |
8K SHV / 33Mpixel / 240fps / 3-stage ADC / 3D-stacked / hybrid-stacking technology / / |
| 文献情報 |
映情学技報, vol. 40, no. 12, IST2016-12, pp. 21-24, 2016年3月. |
| 資料番号 |
IST2016-12 |
| 発行日 |
2016-03-04 (IST) |
| ISSN |
Print edition: ISSN 1342-6893 Online edition: ISSN 2424-1970 |
| PDFダウンロード |
|