| 講演抄録／キーワード |
| 講演名 |
2018-03-09 11:20
480fps高速撮影モードと120fps低雑音モードを有するマルチファンクション3段ADCを用いた2.1μm 3,300万画素CMOSイメージセンサ
○冨岡宏平・安江俊夫・船津良平・中村友洋（NHK技研）・山﨑貴弘（NHK技術局）・島本 洋（NHK技研）・小杉智彦・ジュン スンウク・渡辺恭志・永瀬正則・北島利明・青山 聡（ブルックマンテクノロジ）・川人祥二（静岡大） |
| 抄録 |
（和） |
折り返し積分-デュアルサイクリック-逐次比較で構成されたカラム並列3段パイプライン型ADCを用いた，480fps高速撮影モードと120fps低雑音モードの切替え動作が可能な画素サイズ2.1μm，画素数3,300万画素の8K映像用CMOSイメージセンサを開発した．120fpsモードでは折り返し積分動作による6回のマルチサンプリングとデジタルCDSにより，ランダムノイズ3.2電子,垂直固定パターンノイズ0.24電子を達成した．480fpsモードでは高速動作可能なデュアルサイクリック-逐次比較型ADCを用いることで，3,300万画素において480fpsの高速動作を初めて実現した．デュアルサイクリックADCは2つのサンプリングキャパシタを備え，それらを交互に用いることでフィードバックが不要となり高速動作を実現している．本センサを用いて8K240fpsの単板式撮像実験装置を試作した． |
| （英） |
A 2.1μm 33Mpixel CMOS for 8K video is described. A novel column parallel 3-stage pipeline ADC composed of FI (Folding-Integration), dual-cyclic and SAR provides multiple operation modes. In the 120fps 14bit mode, the 6-times of sampling in the FI and digital CDS reduce random noise and VFPN to 3.2 e- and 0.24e-, respectively. In the 480fps mode, the dual-cyclic and SAR achieve 480fps operation. The dual-cyclic ADC has two sampling capacitors and omit feedback phase by using them alternately. We have developed an 8K 240fps single-chip high speed image capture equipment using this imager. |
| キーワード |
（和） |
8K SHV / CMOSイメージセンサ / 3,300万画素 / 3段パイプラインADC / 480fps / 高速撮影 / 低雑音 / |
| （英） |
8K SHV / CMOS imager / 3-stage pipeline ADC / 480fps / high speed imaging / low noise / / |
| 文献情報 |
映情学技報, vol. 42, no. 10, IST2018-15, pp. 17-20, 2018年3月. |
| 資料番号 |
IST2018-15 |
| 発行日 |
2018-03-02 (IST) |
| ISSN |
Print edition: ISSN 1342-6893 Online edition: ISSN 2424-1970 |
| PDFダウンロード |
|