Japanese only.

ゲート長 関係の注目記事
学会誌に掲載された記事は青色で表示しています。
掲載
予定		題　目発表社情報源キーポイント 分類
番号
2009年 9月号X帯で出力101WのHEMT増幅器富士通研日刊工業新聞
(2009年6月12日PP.26)		n型窒化ガリウム技術
ゲート長0.25μm
効率53%
出力4倍を達成		240
220
2006年 3月号立体構造トランジスタの製造技術
-32nmLSI実現へ-		東芝日経産業新聞
(2005年12月8日PP.10)		フィンFET
ゲート長20nm
不純物によりリーク電流を抑圧
寸法のばらつきをなくし歩留まり向上
基板上に立てたチャネルをゲートが挟み込む構造		160
220
230
2005年 6月号世界最高速GaNトランジスタ情通機構日経産業新聞
(2005年3月29日PP.9)		最高動作周波数152GHz
ゲート長60nm
ミリ波		220
160
2004年 6月号Siで高速光IC富士通日経産業新聞
(2004年3月23日PP.1)		50Gbps
ゲート長45nm		240
250
2004年 3月号Si層0.7nmトランジスタの動作確認東芝日刊工業新聞
(2003年12月12日PP.1)		5原子層
NEDO
Si単結晶薄膜厚さ0.7nm
SOI
試作素子のゲート長は2〜3μm
実現可能なゲート長は1.5〜3nmと予想		160
220
2003年 9月号新トライゲートトランジスタ
-チャンネル部を立体化-		米インテル日経産業新聞
(2003年6月13日PP.9)		ゲート長が30nm
20GHz級のMPUに適用		160
220
2003年 3月号新チャネル構造
-ゲート長30nm以下でトランジスタ動作-		東芝日刊工業新聞
(2002年12月10日PP.4)		オン電流960μA/1μm
65nmプロセスシステムLSI用
プラズマ窒化したゲート酸化膜
スイッチング速度0.72ps(NMOS)
1.41ps(PMOS)		160
220
2003年 3月号SiMOSトランジスタ
-ゲート長6nmと最小-		米IBM日刊工業新聞
(2002年12月11日PP.4)		SOI上のSi膜厚4nm
ハロー・インプラント技術		160
220
2002年 3月号システムLSI高速化技術東芝日本経済新聞
(2001年12月21日PP.7)		オン・オフ切換時間5ps
基板内に空洞
ゲート長50nm
漏れ電流防止		220
160
2001年 8月号,9月号20nmゲート長トランジスタ
-20GHzMPU動作目指す-		米インテル日刊工業新聞
(2001年6月13日PP.10)		20GHzマイクロプロセッサ
MPU		520
2001年 2月号MPUで新技術
-0.03μmゲート幅のトランジスタ-		インテル日経産業新聞
(2000年12月12日PP.1)		MPU
CMOS
ゲート長0.03μm
線幅0.07μm		220
2000年 4月号新半導体製造法
-垂直構造で高集積-		米ルーセントテクノロジー日経産業新聞
(2000年2月25日PP.5)		トランジスタ
半導体
ゲート長50nm
垂直構造		220
160
2000年 3月号窒化ガリウム系HEMT
-室温から350℃安定に動作-		名工大日刊工業新聞
(2000年1月7日PP.6)		GaN系HEMT
146mS/mm
ゲート長2.1μm
電子移動度740cm2/Vs
リセス構造
MOCVD法		220
2000年 2月号1GHzの微小トランジスタ日立日経産業新聞
(1999年12月7日PP.5)		1GHz
ゲート長0.1μm
トランジスタ
CMOS
2層構造絶縁膜
タングステン薄膜		220
1999年 5月号世界最小MOSトランジスタ
-ゲート長8nm-		NEC日刊工業新聞
(1999年3月29日PP.1)		MOSトランジスタ
HET
10Tbメモリー
ホットエレクトロン効果
トランジスタ
ゲート長8nm
電子線レジスト
横形HEMT		220
160
1998年 2月号MOSトランジスタ用高信頼ゲート電極構造
-ゲート長0.25μm以下-		NEC電波新聞
(1997年12月8日PP.7)		LGP2層
SiOx		220
160
1997年11月号超微細MOSトランジスタ
-模擬素子で正常動作-		NEC電波新聞
(1997年9月12日PP.1)
日経産業新聞
(1997年9月12日PP.5)		ゲート長14nm
EJ-MOSFET
2重ゲート構造
10Tbメモリーへ道
10Tb
MOS		220
1997年 6月号MOSトランジスタ
-正常な動作を実証-		NEC日経産業新聞
(1997年4月3日PP.5)		ゲート長0.03μm
Tb級メモリー
電界印加でソースドレイン領域を作成		220
1996年 9月号新動作原理のMOSFET北大
日立製作所		日刊工業新聞
(1996年7月11日PP.6)		MOSFETのゲート部に微小コンタクト追加
ゲート長1.3μm
バイポーラトランジスタ
MOS
バイポーラ
FET		220
1996年 2月号世界初ゲート長0.1μmの非対称NMOSトランジスタ
-世界で初めて開発-		松下電器産業電波新聞
(1995年12月9日PP.1)		ゲート長0.1μm
非対称NMOSトランジスタ
1.5V動作		220
1995年 8月号0.075μmP型MOS
-短チャンネルの効果抑制-		東芝日刊工業新聞
(1995年6月7日PP.7)		新構造
ゲート長0.075μm
相互コンダクタンス42ms/mm
0.075μmP型MOS
電流高駆動能力		220
520
160
1995年 8月号ギガヘルツ対応0.07μmCMOSNEC電波新聞
(1995年6月6日PP.7)
日刊工業新聞
(1995年6月6日PP.9)
日経産業新聞
(1995年6月6日PP.5)		ゲート長0.07μm
低電源電圧1.5V
3.5nm接合
CMOS
遅延時間19.7ps
DRAM
16Gbps		220
520
160
1995年 2月号1GbDRAM用超小型トランジスタ松下電器産業
三菱電機		日経産業新聞
(1994年12月14日PP.5)		13.1ps/1.5V
1GbDRAM
松下ゲート長:0.05μm
三菱ゲート長:0.15μm
加工技術		220
230
160
1995年 2月号世界最高速の省電力MOSトランジスタ東芝朝日新聞
(1994年12月9日PP.13)
電波新聞
(1994年12月9日PP.2)
日経産業新聞
(1994年12月9日PP.5)		MOSトランジスタ
膜厚1.5nm
1.5V動作
1〜4GbDRAM
ゲート長0.09μm
省電力		220
1995年 1月号90MHz帯1チップMMIC増幅器三菱電機電波新聞
(1994年11月25日PP.5)
日経産業新聞
(1994年11月25日PP.5)
日刊工業新聞
(1994年11月25日PP.7)		ミリ波増幅器
90GHz
HEMT
ゲート長0.15μm
高速IC
MMIC
雑音3.4dB
利得8.7dB
環境衛星用		220
240
1994年 8月号T型トランジスタ-ゲート電極，長さ70nmに-NEC日経産業新聞
(1994年6月21日PP.4)		ゲート電極
長さ70nm
増幅率ほぼ2倍
高効率
FET
ゲート長70nm
電界効果型トランジスタ		220
1994年 2月号世界最小MOSトランジスタ
-ゲート長世界最小実現-		東芝電波新聞
(1993年12月3日PP.1)
日経産業新聞
(1993年12月3日PP.5)
日刊工業新聞
(1993年12月3日PP.7)
日本工業新聞
(1993年12月3日PP.6)		MOSトランジスタ
ゲート長0.4μm
超微細加工技術
世界最小
100GbpsのDRAM
1.5V動作
従来ゲート長0.07μm
固層拡散法		220
260
1993年 3月号スイッチング速度20psの高速CMOS富士通日刊工業新聞
(1993年1月20日PP.5)		ディレイ20ps
CMOSトランジスタ
27ps
ゲート長0.17μm
2ゲート構造
従来は28ps(常温)
走査線2000本
従来プロセス		220
1993年 2月号超微細MOSトランジスタ
-ゲート長0.1μm以下に-		東芝日刊工業新聞
(1992年12月21日PP.8)		超微細加工技術
PMOSトランジスタ
固相拡散ドレイン(SPDD)構造
ゲート長0.08μm		260
220
1992年10月号1μmゲート長のCMOSトランジスタ
-室温動作で28PS-		東芝電波新聞
(1992年8月26日PP.2)
日経産業新聞
(1992年8月26日PP.5)
日刊工業新聞
(1992年8月26日PP.9)		CMOSLSI
CMOSトランジスタ
ゲート長0.1μm
速度2.8ps
CMOSプロセス
トランジスタ		220
1992年 2月号ゲート長0.1μmCMOSNTT日経産業新聞
(1991年12月13日PP.5)		製造加工技術
1Gbメモリーへ道		260
ITE homepage is here.