Japanese only.
| 掲載 予定 | 題 目 | 発表社 | 情報源 | キーポイント | 分類 番号 |
| 2014年10月号 | 厚さ4μmのDRAM基板 | 東工大 | 日経産業新聞 (2014年7月2日PP.10) | DRAM基板の厚さを従来比1/200に。同体積で200倍の容量を持ち1/100の消費電力で動く3次元メモリーが実現可能 | 230 |
| 2011年 9月号 | 低消費電力のDRAM | エルピーダメモリ | 日経産業新聞 (2011年6月15日PP.1) | High-Kメタルゲート技術 40nmプロセス 絶縁膜にハフニウム 電極にTiを使用 | 230 160 |
| 2011年 3月号 | 28nm世代システムLSI向け混載DRAM技術 | ルネサスエレクトロニクス | 日刊工業新聞 (2010年12月9日PP.22) | 寄生容量・抵抗を削減 CMOSプロセスを導入 低誘電率の多孔質(MPS)膜を採用 配線層内にキャパシタ形成 | 160 230 |
| 2010年 6月号 | GPUとDRAM間の通信速度32倍の8Tbps | 慶応大 | 日経産業新聞 (2010年3月2日PP.11) | GPUとDRAM間を無線通信 回路面積1/66 1024個のコイルでデータを送受信 | 220 520 |
| 2009年11月号 | 8枚積層したDRAM | エルピーダメモリ | 日経産業新聞 (2009年8月27日PP.1) | 8Gbit ウェハにエッチング装置で直径50μmの穴を開けDRAM回路を形成 待機電力1/4 | 230 |
| 2007年 3月号 | 8枚積層4GbDRAM | NECエレクトロニクス エルピーダメモリ 沖電気 | 日経産業新聞 (2006年12月14日PP.1) | ワンチップ方式より開発期間を3～6年先行 チップを貫通する配線・電極 チップ間を最短距離で接続 | 230 260 |
| 2007年 2月号 | 回路線幅55nmのシステムLSI量産技術 | NECエレクトロニクス | 日刊工業新聞 (2006年11月6日PP.1) | DRAM混載 液浸露光 ゲート絶縁膜上にハフニウム極薄膜 | 160 |
| 2006年12月号 | DRAMの消費電力を10%削減 -絶縁膜材料に水使用- | 日立 | 日刊工業新聞 (2006年9月14日PP.37) | Al2O3絶縁膜 成膜時間半減 シリコン酸窒化膜 漏れ電流抑制 界面の酸化を回避 酸化膜換算膜圧2.9nm | 230 160 |
| 2006年 9月号 | 128MbキャパシタレスDRAMの動作実証 | 東芝 | 日刊工業新聞 (2006年6月19日PP.1) | 酸化膜埋込み基板(SOI)の浮遊ボディ(FB)に電荷を記憶 2倍の高密度と低コスト化 | 160 230 |
| 2006年 5月号 | 最高速アクセス実現のDDR-ⅢSDRAM回路技術 | エルピーダメモリ | 日刊工業新聞 (2006年2月8日PP.23) | アクセス時間8.13ns 1.5Vで1.67Gbpsの最速転送 メモリーアレイからデータを時分割でバッファ回路に転送 動作余裕を確保するカウンタ回路 最大入力クロック入力800MHz | 220 |
| 2005年 9月号 | 携帯LCDにDRAM集積 | NEC NEC液晶テクノ | 日刊工業新聞 (2005年6月9日PP.1) | 1画素18ビットを12ビットに圧縮 スマートピクセルデータ符号化(SPC) 510kbで24万色の高階調 第3世代SOG | 160 250 230 |
| 2005年 6月号 | 90n世代システムLSIによるDRAM混載技術 -130n世代に比べセル面積60%に- | NECエレクトロニクス | 電波新聞 (2005年3月10日PP.1) | MIMキャパシタを形成する絶縁膜にZrO2 ALD方式 Ta2O5の3倍以上 Si3N4の5倍以上の電荷蓄積能力 最大500MHz | 120 160 |
| 2005年 4月号 | 待機電流1/20のDDR型DRAM | エルピーダメモリ | 日経産業新聞 (2005年1月17日PP.5) | DRAM内部にエラー訂正回路で電荷補充間隔延ばす 400Mbps製品の消費電流が25℃下で0.04mA | 230 |
| 2004年12月号 | 次世代DRAM向け65nm対応キャパシタ -Nbで高性能化- | 日立 エルピーダメモリ | 日経産業新聞 (2004年9月16日PP.8) | Nb2O5とTaを積層 結晶化温度500℃ | 230 |
| 2004年 9月号 | メモリーのDRAM新技術 -DRAM読出し時間を大幅短縮- | エルピーダメモリ | 日経産業新聞 (2004年6月29日PP.13) | 1ビット当たり二つのメモリーセル 読出し時間6ns以下 センスアンプの感度を1.7倍 | 230 |
| 2003年 9月号 | SOI基板にDRAM混載 | 東芝 | 日経産業新聞 (2003年6月16日) | 96kbDRAM SOIにはキャパシタ不要な記憶回路 | 230 160 |
| 2007年 3月号 | 8枚積層4GbDRAM | NECエレクトロニクス エルピーダメモリ 沖電気 | 日経産業新聞 (2006年12月14日PP.1) | ワンチップ方式より開発期間を3～6年先行 チップを貫通する配線・電極 チップ間を最短距離で接続 | 230 260 |
| 2007年 2月号 | 回路線幅55nmのシステムLSI量産技術 | NECエレクトロニクス | 日刊工業新聞 (2006年11月6日PP.1) | DRAM混載 液浸露光 ゲート絶縁膜上にハフニウム極薄膜 | 160 |
| 2006年12月号 | DRAMの消費電力を10%削減 -絶縁膜材料に水使用- | 日立 | 日刊工業新聞 (2006年9月14日PP.37) | Al2O3絶縁膜 成膜時間半減 シリコン酸窒化膜 漏れ電流抑制 界面の酸化を回避 酸化膜換算膜圧2.9nm | 230 160 |
| 2006年 9月号 | 128MbキャパシタレスDRAMの動作実証 | 東芝 | 日刊工業新聞 (2006年6月19日PP.1) | 酸化膜埋込み基板(SOI)の浮遊ボディ(FB)に電荷を記憶 2倍の高密度と低コスト化 | 160 230 |
| 2006年 5月号 | 最高速アクセス実現のDDR-ⅢSDRAM回路技術 | エルピーダメモリ | 日刊工業新聞 (2006年2月8日PP.23) | アクセス時間8.13ns 1.5Vで1.67Gbpsの最速転送 メモリーアレイからデータを時分割でバッファ回路に転送 動作余裕を確保するカウンタ回路 最大入力クロック入力800MHz | 220 |
| 2003年 3月号 | DRAM混載システムLSI -65nm世代プロセス- | 東芝 ソニー | 日刊工業新聞 (2002年12月4日PP.8) 電波新聞 (2002年12月4日PP.1) | SoC向け スイッチング速度0.72ps(NMOS) 1.41ps(PMOS) 0.6μm;2のメモリーセル | 220 230 160 |
| 2002年 7月号 | リング状磁性体素子 - 100ギガMRAM可能に ポストDRAMとして有力 - (NO30と合わせる) | 阪大 | 日本経済新聞 (2002年4月8日PP.25) | リング状磁性体 直径0.5μm | 130 230 |
| 2002年 5月号 | 小型メモリー素子 -DRAM 後の中核技術 | 東芝 | 日本経済新聞 (2002年2月8日PP.17) | システムLSI DRAM トランジスタ下にキャパシタ 消費電力2.5倍 面積半分に | 220 230 |
| 2002年 4月号 | 近接場光学顕微鏡 -100nm程度の物体判別- | 東大 | 日本経済新聞 (2002年1月21日PP.25) | 近接場光学顕微鏡 生きている細胞観察用 分解能100nm | 波長も観察 光ファイバ 16ギガビットDRAM用 360 |
| 2002年 3月号 | MRAM -ギガ級可能に- | NEC | 日経産業新聞 (2001年12月4日PP.1) | 縦0.1μm横0.6μmの基本構造 消費電力DRAMの1/10 | 230 |
| 2001年11月号 | 低消費電力DRAM | 日立 | 日経産業新聞 (2001年8月21日PP.7) | クリアモード/キャッシュモード適応選択 オンチップ制御回路 | 230 |
| 2001年 8月号,9月号 | 加工容易なキャパシタ | エルピーダメモリ 日立 | 日経産業新聞 (2001年6月22日PP.17) | Ru利用 線幅0.13μmの加工 DRAM | 160 230 |
| 2001年 3月号 | 画像データを1チップで圧縮・伸長 | 東芝 | 電波新聞 (2001年1月16日PP.2) 日経産業新聞 (2001年1月16日PP.4) | MPEG-4 12MbDRAM QCIF(176×144画素) | 220 |
| 2000年 5月号 | DRAM混載システムLSI -58.8GB/sでデータ送受信- | 三菱電機 | 日経産業新聞 (2000年3月23日PP.1) | DRAM LSI DRAM混載システムLSI | 220 |
| 2000年 4月号 | 新構造のDRAM -高速性と集積性両立- | 松下電器 | 日経産業新聞 (2000年2月25日PP.1) | 2T1Cセル ランダムサイクル時間8ns セル面積1T1Cセルの1.8倍 | 230 |
| 1999年11月号 | 2V動作の16Mb DRAM | 沖電気 | 日経産業新聞 (1999年9月1日PP.8) | 2V 16MbDRAM SOI技術 | 230 |
| 1999年 7月号 | DRAMを超える新形メモリー -記憶性能DRAMの2倍- | 日立製作所 英ケンブリッジ大 | 日本経済新聞 (1999年5月18日PP.1) 日刊工業新聞 (1999年5月19日PP.11) 日経産業新聞 (1999年5月25日PP.9) | PLEDM セルサイズ半分 不揮発性 絶縁膜埋込み 新形メモリー | 220 230 |
| 1999年 6月号 | 初のDRAM混載形画像処理用DSP | 富士通研 | 日本工業新聞 (1999年4月19日PP.1) | 画像処理用DSP 1MT-2000 MSPM SIMD形 DSP DRAM | 220 230 |
| 1999年 4月号 | 宇宙線エラー防ぐSRAM | 三菱電機 | 日本経済新聞 (1999年2月16日PP.13) | ソフトエラー発生率1/100 500MHz動作 DRAMのメモリーセル構造 | 230 |
| 1999年 3月号 | EBステッパ -16GDRAM生産に道- | ニコン 米IBM | 日本経済新聞 (1999年1月27日PP.13) | EBステッパ 処理能力40枚/h | 160 |
| 1999年 3月号 | 世界最小DRAM | 東芝 米IBM 独シーメンス | 日本経済新聞 (1999年1月8日PP.1) | 64Mbで30mm2 | 230 |
| 1999年 2月号 | 0.18μmDRAM混載技術 -性能と低コスト両立- | NEC | 日刊工業新聞 (1998年12月8日PP.6) | 0.18μmプロセス タングステンプラグ | 230 |
| 1999年 2月号 | メモリー混載プロセス技術 -低コストで高性能- | 富士通研 | 日刊工業新聞 (1998年12月3日PP.5) | ルテニウム金属 DRAM | 160 |
| 1998年11月号 | SRAM -データ転送レート2倍に- | 富士通 | 電波新聞 (1998年9月29日PP.6) | SDRAM DDR-SDRAM | 230 |
| 1998年11月号 | DRAMを越える新メモリー-MRAM- | 東芝 | 日本経済新聞 (1998年9月19日PP.11) | 固体磁気メモリー MRAM 大容量 高速読出し アルミナ絶縁層 PtCo合金 強磁性二重トンネル接合 フォトリソグラフィ 読出し速度6ns 不揮発性メモリー | 230 |
| 1998年10月号 | 大容量DRAMの新設計法 | 三菱電機 | 日刊工業新聞 (1998年8月25日PP.6) | DRAM NAND型 | 230 |
| 1998年 9月号 | DVDRAM装置 -アレイ構成で高速化- | 日立製作所 | 日刊工業新聞 (1998年7月7日PP.1) | DVDRAM | 230 |
| 1998年 4月号 | DRAM付加価値向上 -内部電源が不用に- | 富士通 | 日経産業新聞 (1998年2月5日PP.5) | シンクロナスDRAM | 230 220 |
| 1998年 4月号 | DRAMの付加価値向上 -メモリーに論理回路- | NEC | 日経産業新聞 (1998年2月5日PP.5) | ロジック混載DRAM | 230 220 |
| 1998年 3月号 | 初の128MbDRAM | 日立製作所 | 日本工業新聞 (1998年1月27日PP.4) | DRAM | 230 260 |
| 1998年 3月号 | 16MbDRAM生産計画見直し | 大手半導体メーカ | 日本工業新聞 (1998年1月21日PP.1) | DRAM | 230 |
| 1998年 3月号 | DRAMメモリーセルを最小にできる技術 | NEC | 日経産業新聞 (1998年1月13日PP.5) | DRAM 4GbDRAM 位置ズレ防止 | 230 260 |
| 1998年 2月号 | 4Gbを実現できる新製造技術 | 富士通研 富士フイルム | 日経産業新聞 (1997年12月18日PP.5) | 4GbDRAM ビア柱 | 230 160 |
| 1998年 2月号 | DRAM16Gb対応の微細加工 | 超先端電子技術開発機構 | 日本経済新聞 (1997年12月10日PP.13) | 0.04μm ArFエキシマレーザ ガスエッチング | 160 |
| 1998年 1月号 | 0.1μm超微細加工技術 | 三菱電機 | 日経産業新聞 (1997年11月12日PP.5) 電波新聞 (1997年11月12日PP.1) | 4GbDRAM 塩素ガス 2室構造 | 160 |
| 1997年12月号 | 幅0.13μmの微細電極 | NEC | 日経産業新聞 (1997年10月16日PP.5) | プラズマエッチング 4GDRAM | 160 |
| 1997年 9月号 | 1GbDRAM -メモリーセル面積4割減- | 東芝 | 日経産業新聞 (1997年7月4日PP.5) | DRAM スタック方式 | 230 |
| 1997年 4月号 | 自己診断機能付き1Gbps DRAM | 沖電気 | 日経産業新聞 (1997年2月7日PP.5) 日刊工業新聞 (1997年2月7日PP.9) 電波新聞 (1997年2月7日PP.5) | シンクロナスDRAM テスト機能 | 230 |
| 1997年 4月号 | 256MbpsDRAM | 富士通 | 電波新聞 (1997年2月7日PP.5) | シンクロナスDRAM DLL | 230 |
| 1997年 4月号 | 4GDRAM | NEC | 電波新聞 (1997年2月7日PP.1) 日刊工業新聞 (1997年2月7日PP.1) | DRAM | 230 |
| 1997年 2月号 | 混載LSI向け配線形成技術 | 富士通研 | 日経産業新聞 (1996年12月11日PP.5) 電波新聞 (1996年12月11日PP.5) | プラグ アスペクト比8 ビアホール アルミニウム DRAM MPU | 260 220 230 |
| 1997年 2月号 | SOI DRAM技術 -セル縮小 動作電圧半減- | NEC 三菱電機 | 日経産業新聞 (1996年12月10日PP.5) 電波新聞 (1996年12月10日PP.6) 日刊工業新聞 (1996年12月10日PP.5) | DRAM 厳密な位置合せ不要 0.151μmで0.21μm2のセル SOI 0.9V動作 16Mb セル 動作電圧半減 | 230 |
| 1996年12月号 | 4GbDRAM | NEC | 電波新聞 (1996年10月23日PP.1) | メモリー DRAM | 230 |
| 1996年 8月号 | 高速転送技術 -DRAMと論理回路混戦- | 日立製作所 | 日刊工業新聞 (1996年6月14日PP.11) | DRAM 論理回路 高速転送 | 230 220 |
| 1996年 8月号 | 4GbDRAM用光露光技術 | 富士通 富士通研 東芝 | 電波新聞 (1996年6月12日PP.1) 日経産業新聞 (1996年6月12日PP.5) 日本経済新聞 (1996年6月12日PP.13) 日経産業新聞 (1996年6月14日PP.5) 日経産業新聞 (1996年6月14日PP.14) | メモリー DRAM 露光技術 | 230 260 160 |
| 1996年 7月号 | メモリー多層化に新手法 | NEC | 日経産業新聞 (1996年5月22日PP.5) | メモリー DRAM 多層化 | 230 260 |
| 1996年 5月号 | 32ビットRISC型マイコン-8MbDRAM内蔵- | 三菱電機 | 電波新聞 (1996年3月13日PP.6) | マイコン DRAM | 220 230 |
| 1996年 4月号 | 高集積メモリー -ISSC開幕，LSI閾値制御競う- | 三菱電機 東芝 NEC NTT | 日経産業新聞 (1996年2月9日PP.4) 電波新聞 (1996年2月9日PP.1) 日刊工業新聞 (1996年2月9日PP.6) 日刊工業新聞 (1996年2月9日PP.9) 日刊工業新聞 (1996年2月16日PP.5) 日経産業新聞 (1996年2月19日PP.5) | DRAM 1Gb シンクロナスDRAM 8bADC 1.5V動作 15MSPS 8mW 3揮発性メモリー 1Mb 変調閾値制御 閾値 CMOS DCT ADC | 230 220 660 520 |
| 1996年 4月号 | 超先端電子技術開発機構発足 | NEC 日立製作所 他数十社 | 日刊工業新聞 (1996年2月1日PP.1) | 超先端電子技術開発機構 DRAM ハードディスク 液晶ディスプレイ | 230 250 660 |
| 1996年 2月号 | 新DRAMセル構造 -MPUとDRAMの混載容易に- | 富士通研 | 日刊工業新聞 (1995年12月12日PP.7) 電波新聞 (1995年12月12日PP.6) | DRAM MPU 裏面配線 セル構造 CMP(研磨平坦化) 多層配線 | 230 160 220 260 |
| 1995年12月号 | 1GbDRAM共同開発 | 東芝 他米4社 | 電波新聞 (1995年10月26日PP.1) | DRAM 1Gb | 230 |
| 1995年 9月号 | 超微細半導体エッチング技術 -0.15μmの超微細加工可能- | 三菱電機 | 電波新聞 (1995年7月13日PP.1) 日経産業新聞 (1995年7月13日PP.5) 日刊工業新聞 (1995年7月13日PP.9) | ガスパフRIE技術 従来0.35μm 1GbDRAMに応用 RIE 0.15μm エッチング | 160 |
| 1995年 8月号 | 高速トランジスタの電極形成技術 -16GbDRAMに対応- | 東芝 | 日経産業新聞 (1995年6月27日PP.5) | トランジスタ電極 ゲート抵抗1/10 | 220 160 |
| 1995年 8月号 | 京都の「LSIシンポジウム」開幕 -DRAMの省電力化- | 東芝 三菱電機 NEC | 日経産業新聞 (1995年6月11日PP.4) | DRAM ビット線の小電力ドライブ手法 | 220 230 |
| 1995年 8月号 | ギガヘルツ対応0.07μmCMOS | NEC | 電波新聞 (1995年6月6日PP.7) 日刊工業新聞 (1995年6月6日PP.9) 日経産業新聞 (1995年6月6日PP.5) | ゲート長0.07μm 低電源電圧1.5V 3.5nm接合 CMOS 遅延時間19.7ps DRAM 16Gbps | 220 520 160 |
| 1995年 4月号 | 1GbDRAM | 日立製作所 | 日本経済新聞 (1995年2月14日PP.13) 日本経済新聞 (1995年2月15日PP.5) 日刊工業新聞 (1995年2月16日PP.5) 日経産業新聞 (1995年2月16日PP.7) | 1GbDRAM 転送レート400Mbps DRAM 1Gb | 230 |
| 1995年 4月号 | 1GbDRAM | NEC | 電波新聞 (1995年2月14日PP.1) 日経産業新聞 (1995年2月14日PP.9) 日刊工業新聞 (1995年2月14日PP.7) 日本経済新聞 (1995年2月14日PP.1) 日本経済新聞 (1995年2月14日PP.13) | '98年サンプル出荷 1GbDRAM 0.25μmCMOSプロセス DRAM 1Gb | 230 |
| 1995年 3月号 | 1GbDRAM用キャパシタ | NEC | 日経産業新聞 (1995年1月5日PP.5) | 1Gb チタン酸ストロンチウム 1GbDRAM 高誘電率薄膜 | 230 130 |
| 1995年 2月号 | 1GbDRAM用超小型トランジスタ | 松下電器産業 三菱電機 | 日経産業新聞 (1994年12月14日PP.5) | 13.1ps/1.5V 1GbDRAM 松下ゲート長:0.05μm 三菱ゲート長:0.15μm 加工技術 | 220 230 160 |
| 1995年 2月号 | 強誘電体メモリーセル | シャープ | 電波新聞 (1994年12月13日PP.1) 日経産業新聞 (1994年12月14日PP.5) | 16Mb DRAM | 230 130 |
| 1995年 2月号 | 1GbDRAMのセル | NEC 日立製作所 | 日経産業新聞 (1994年12月13日PP.5) 電波新聞 (1994年12月13日PP.1) 日刊工業新聞 (1994年12月13日PP.7) 日本工業新聞 (1994年12月13日PP.8) 電波新聞 (1994年12月11日PP.5) | 1GbDRAM 基本単位素子 線幅0.16μm DRAM | 230 220 160 |
| 1995年 2月号 | 世界最高速の省電力MOSトランジスタ | 東芝 | 朝日新聞 (1994年12月9日PP.13) 電波新聞 (1994年12月9日PP.2) 日経産業新聞 (1994年12月9日PP.5) | MOSトランジスタ 膜厚1.5nm 1.5V動作 1～4GbDRAM ゲート長0.09μm 省電力 | 220 |
| 1995年 2月号 | 二酸化ルテニウム電極のエッチング技術 -1ギガビット級DRAMに適用- | NEC | 日経産業新聞 (1994年12月1日PP.5) | エッチング技術 誘電体製キャパシタ DRAM RuO キャパシタ電極 0.2μm/分 | 160 |
| 1994年10月号 | 1Gb以上対応トランジスタ | NEC | 日本工業新聞 (1994年8月16日PP.5) | 0.1μmプロセス DRAM 1GbDRAM以上 トンネル効果を利用 | 220 230 |
| 1994年 9月号 | 光露光で0.13μmレジストパターン実現 | 日立製作所 | 日刊工業新聞 (1994年7月14日PP.7) | 4GbDRAM 0.13μm リソグラフィ 高解像度 LSI | 230 160 |
| 1994年 9月号 | 高速FET -ゲート電極，長さ0.1μm- | NEC | 日経産業新聞 (1994年7月5日PP.5) | 高速FET ゲート電極 長さ0.1μm 従来構造の1.5倍 大容量DRAM | 220 |
| 1994年 8月号 | 1GHzDRAM | NEC | 日経産業新聞 (1994年6月15日PP.5) | DRAM 1Gb 0.15μm | 230 |
| 1994年 8月号 | 高速4MbSRAM -アクセス時間1/10に- | 日立製作所 | 日経産業新聞 (1994年6月17日PP.1) | DRAM アクセスタイム 4MbSRAM | 230 |
| 1994年 8月号 | 16MbpsDRAM世界最高速を実現 -データ転送ロス時間低減- | 松下電器産業 | 日経産業新聞 (1994年6月14日PP.5) 電波新聞 (1994年6月14日PP.6) | 世界最高の200MHz シンクロナンスDRAM マルチメディア向け DRAM アクセスタイム | 230 |
| 1994年 5月号 | 256MDRAMの開発対応エキシマステッパ出荷 | ニコン | 電波新聞 (1994年3月17日PP.9) | 160 360 | |
| 1994年 4月号 | SOI-DRAM -1.5V～4.0Vで動作実現- | 三菱電機 | 電波新聞 (1994年2月18日PP.3) | DRAM 低電圧駆動 | 230 |
| 1994年 4月号 | 動画記録に最適の256MbDRAM -データ転送速度1.6Gb- | 松下電器産業 | 電波新聞 (1994年2月18日PP.1) 日刊工業新聞 (1994年2月18日PP.7) | 256MDRAM 動画像記憶用 動作速度100MHz DRAM | 220 230 |
| 1994年 3月号 | 256MDRAM商品化 | NEC | 電波新聞 (1994年1月21日PP.1) | DRAM 256Mb | 230 |
| 1994年 2月号 | DRAM用成膜材料 -256Mbps以降に照準- | 同和鉱業 | 日刊工業新聞 (1993年12月20日PP.13) | DRAMのMOCVD用成膜材料 256Mbps以降 バリウム複合材料 | 230 130 |
| 1994年 2月号 | 1GbDRAM -酸化タンタルで容量絶縁膜- | NEC | 日刊工業新聞 (1993年12月16日PP.5) | 酸化タンタル膜 1GbpsDRAM用 | 230 |
| 1994年 2月号 | 高誘電体記憶素子 | 三菱電機 | 電波新聞 (1993年12月9日PP.1) 日経産業新聞 (1993年12月9日PP.4) 日刊工業新聞 (1993年12月9日PP.6) | DRAM BST酸化物 高誘電体メモリー 256MbDRAM | 230 130 |
| 1994年 2月号 | 世界最小MOSトランジスタ -ゲート長世界最小実現- | 東芝 | 電波新聞 (1993年12月3日PP.1) 日経産業新聞 (1993年12月3日PP.5) 日刊工業新聞 (1993年12月3日PP.7) 日本工業新聞 (1993年12月3日PP.6) | MOSトランジスタ ゲート長0.4μm 超微細加工技術 世界最小 100GbpsのDRAM 1.5V動作 従来ゲート長0.07μm 固層拡散法 | 220 260 |
| 1993年 8月号 | DRAM技術でニューロLSI | 日立製作所 | 日経産業新聞 (1993年6月29日PP.5) | ニューロ素子 ニューロLSI DRAMプロセス 基本回路試作 | 220 520 230 |
| 1993年 4月号 | 256MbDRAM | NEC 東芝 日立製作所 富士通 | 電波新聞 (1993年2月25日PP.1) | 半導体メモリー DRAM | 230 |
| 1993年 2月号 | 1GbDRAM用0.2μm以下の超微細パターン形成技術 | 松下電器産業 | 電波新聞 (1992年12月15日PP.1) 日経産業新聞 (1992年12月15日PP.5) 日刊工業新聞 (1992年12月15日PP.9) 電波新聞ハイテクノロジ (1992年12月17日PP.1) | ArFエキシマレーザ 1GbDRAM 微細加工技術 | 260 230 |
| 1993年 2月号 | SOIを用いた新タイプのDRAM | ソニー | 日刊工業新聞 (1992年12月15日PP.9) | DRAM SOI 512MbDRAM向け | 220 260 |
| 1993年 2月号 | 256MbDRAM用メモリーセル -世界最小面積を実現- | NEC | 電波新聞 (1992年12月12日PP.1) 日経産業新聞 (1992年12月11日PP.4) | DRAM 微細加工技術 | 230 |
| 1993年 2月号 | 256MbDRAM試作 | 富士通 | 日刊工業新聞 (1992年12月9日PP.7) 日本経済新聞 (1992年12月9日PP.1) | 256MbDRAM 線幅0.2μm フィン型電極コンデンサ | 230 |
| 1993年 2月号 | 1Gb級のDRAM量産に必要な光源にメド | ソルテック | 朝日新聞夕刊 (1992年12月2日PP.9) 日経産業新聞 (1992年12月2日PP.5) 日刊工業新聞 (1992年12月9日PP.9) | 微細加工技術 | 230 |
| 1992年 8月号 | 世界最小の256MbDRAM | 日立製作所 | 電波新聞 (1992年6月3日PP.7) 電波新聞 (1992年6月3日PP.1) 日経産業新聞 (1992年6月3日PP.6) 日刊工業新聞 (1992年6月3日PP.9) 電波新聞 (1992年6月11日PP.11) ハイテクノロジー (1992年6月11日PP.0) | 0.72μm2 256MDRAM開発可能 | 220 230 |
| 1992年 4月号 | 最先端メモリー技術相次ぐ | 日電 東芝 | 電波新聞 (1992年2月19日PP.6) 日経産業新聞 (1992年2月19日PP.8) 日刊工業新聞 (1992年2月19日PP.9) | 日電:64MDRAM 16MSRAM 東芝:5V動作4MフラッシュEEPROM 3.3V動作 MOSRAM | 230 260 |
| 1992年 3月号 | 256メガ級に対応可能なCMOS | 松下電器産業 | 日刊工業新聞 (1992年1月25日PP.1) | CMOS 256MbDRAM | 220 |
| 1992年 2月号 | 次々世代メモリーセル | 日電 | 電波新聞 (1991年12月10日PP.1) 日刊工業新聞 (1991年12月10日PP.9) | 256MbDRAM 6Mbフラッシュメモリー | 230 |
| 1991年11月号 | 極薄絶縁膜形成技術 | 沖電気 | 日経産業新聞 (1991年9月5日PP.5) | 酸窒化シリコン膜，厚さ5nm 256M～1GbDRAM用 | 260 |
| 1991年10月号 | 256MDRAM向き新プロセス技術 | 日立製作所 | 電波新聞 (1991年8月28日PP.9) | 製造プロセス | 260 |
| 1991年 7月号 | 256MDRAM向け微細配線技術 | 日電 | 日経産業新聞 (1991年5月28日PP.1) | アルミ合金配線0.25μm 口径で深さ1μm │ | 260 |
| 1991年 7月号 | 世界最高速の読出し可能な64MDRAM | 東芝 | 日刊工業新聞 (1991年5月15日PP.11) 電波新聞 (1991年5月15日PP.1) 日経産業新聞 (1991年5月15日PP.8) | 8kbまでのデータを1ブロックとしてシリアルアクセス 9ns/bの読出し速度 3次元構造メモリーセル スタティックカラム | 230 |
| 1991年 6月号 | 64MDRAM量産へ新技術 | 日電 | 日経産業新聞 (1991年4月24日PP.4) | 64MDRAM 低温処理で凹凸(表面積2倍) エッチング工程不要 | 220 |
| 1991年 4月号 | 世界最高速の64MDRAM -高速アクセス実現- | 東芝 富士通 三菱電機 松下電器産業 | 日刊工業新聞 (1991年2月15日PP.0) 電波新聞 (1991年2月15日PP.0) | DRAM 位相シフトマスク 光露光 64M ISSCC | 230 |
| 1991年 4月号 | 科学計算用LSI -4MDRAM 512KSRAM- | 日電 | 日経産業新聞 (1991年2月14日PP.0) | アクセスタイム17ns アクセスタイム4ns サイクルタイム2ns ベクトル演算処理用LSI | 230 |
| 1991年 4月号 | ノントラッキング方式採用のディジタルテープレコーダ | ソニー | 日刊工業新聞 (1991年2月13日PP.0) | ノントラッキング方式郵便切手サイズテープ カセット:3cm×2cm×3mm 往復で120分の記録 1MDRAMで5000個分 超小型テレコ | 330 |
| 1991年 1月号 | ハイビジョン画像大量 蓄積・再生 | 東芝 | 日経産業新聞 (1990年11月21日PP.0) | 4MDRAM×864個 | 330 |
| 1991年 1月号 | 64Mb級DRAMの10nm厚極薄窒化Si膜形成技術 | 沖電気 | 電波新聞 (1990年11月16日PP.0) | 急速加熱法で極薄膜のSiN 純酸素を亜酸化窒素に置き換え | 260 |
| 1990年11月号 | 25KbNV-DRAM | シャープ | 電波新聞 (1990年9月28日PP.0) | 32K×8 チップサイズ4.69×10.92m 120万素子 80ns 52mA/200μA 動作時/スタンバイ時ストア時間10ms 0～70℃で十年以上保持 | 230 |