| 講演抄録／キーワード |
| 講演名 |
2017-07-31 14:10
貫通電流の時間変動を抑制したTDC+Single-Slope ADCの回路構成
○横山紗由里・池辺将之・羅 晳珍・高前田伸也・本村真人・浅井哲也（北大） |
| 抄録 |
（和） |
従来手法である複数位相型Time to Digital Converter(TDC)に代わって、直交位相検出TDCを用いたSingle-Slope ADCを提案する。9-bit Single-Slope Analog to Digital Converter(ADC)と3-bit TDCからなる12-bit ADCの設計・試作を行った。具体的には、アンプ、ラッチドコンパレータ、エンコーダ、9-bitカウンタ、Correlated Double Sampling(CDS)用データバッファから構成される。従来手法に比べ、3-bit TDCにおいて発振器のステージ数は4から2になった。また、貫通電流の時間変動の低減をシミュレーションで確認した。 |
| （英） |
We propose a Single-Slope ADC with a time to digital converter(TDC) that uses a quadrature-phase-detection instead of a multi-phase clock. The TDC that uses a multi-phase clock is often used in previous studies. We designed and fabricated a 12-bit ADC which consists of the 3-bit TDC and the 9-bit Single-Slope ADC, by using a 0.18-μm CMOS process. Specifically, it consists of an amp, latched comparators, an encoder, a 9-bit counter, and a data buffer for Correlated Double Sampling(CDS). In a previous study, 3-bit TDC has 4 stages. However, in this study, the TDC has 2 stages. We also confirmed time variation reduction of shoot-through current by Spectre simulation. |
| キーワード |
（和） |
TDC: Time to Digital Converter / Single-Slope ADC / CMOSイメージセンサ / 貫通電流 / / / / |
| （英） |
TDC: Time to Digital Converter / Single-Slope ADC / CMOS Image Sensor / shoot-through current / / / / |
| 文献情報 |
映情学技報, vol. 41, no. 25, IST2017-42, pp. 27-30, 2017年7月. |
| 資料番号 |
IST2017-42 |
| 発行日 |
2017-07-24 (IST) |
| ISSN |
Print edition: ISSN 1342-6893 Online edition: ISSN 2424-1970 |
| PDFダウンロード |
|