| 講演抄録／キーワード |
| 講演名 |
2014-03-14 11:30
3次元積層型CMOSイメージセンサ
梅林 拓・○荻田知治・助川俊一・中島 務・河野邉 宏（ソニー）・小関 賢（ソニーエルエスアイデザイン）・春田 勉・高橋 洋（ソニー）・井上啓司（ソニーセミコンダクタ）・若野寿史・馬田祐輔・福元康司・永野隆史・新田嘉一・平山照峰（ソニー） |
| 抄録 |
（和） |
裏面照射型イメージセンサの支持基板の代わりにロジック基板をThrough Silicon Via (TSV) で3次元積層したCMOSイメージセンサを開発した．3次元積層することで画素領域の下にロジック領域を確保することができ，チップサイズの小型化と共に確保したロジック領域に信号処理機能を搭載できるようになった．この信号処理機能としてHigh dynamic range (HDR) movieやClear image Zoomのような高画質化を実現した． |
| （英） |
We have developed 3D stacked CMOS image sensor. This technology is a Back-illuminated CIS stacking on a logic substrate. The electrical connections between CIS and logic use the through silicon via (TSV) contacts. By implementing this structure, the chip size is reduced and secures a circuit area on the logic substrate. New functions added on the circuit area have improved imaging quality such as high dynamic range (HDR) movie and clear image zoom. |
| キーワード |
（和） |
CMOSイメージセンサ / 裏面照射型CIS / 3次元積層 / 小型化 / TSV / HDR / / |
| （英） |
CMOS image sensor / Back-illuminated CIS / Three-dimensional Stacking / Small chip size / TSV / HDR / / |
| 文献情報 |
映情学技報, vol. 38, no. 15, IST2014-9, pp. 5-5, 2014年3月. |
| 資料番号 |
IST2014-9 |
| 発行日 |
2014-03-07 (IST) |
| ISSN |
Print edition: ISSN 1342-6893 |
| PDFダウンロード |
|