| 講演抄録／キーワード |
| 講演名 |
2022-09-22 14:00
サブミクロン画素CMOSイメージセンサ対応の低ノイズマルチゲート画素トランジスタ
○馬場公一・北村章太・君塚直彦・本庄亮子・黒部利博・熊野秀臣・豊福卓哉（ソニーセミコンダクタソリューションズ）・竹内耕平・西村翔大（ソニーセミコンダクタマニュファクチャリング）・加藤昭彦・平野智之・大池祐輔（ソニーセミコンダクタソリューションズ） |
| 抄録 |
（和） |
CMOS image sensors(CIS)の画素サイズは、モバイル向けの製品からの強い要求により急速な微細化が進んでいる。これに対応するため、サブミクロン画素CIS向け低ノイズマルチゲート画素トランジスタ(Tr.)を提案する。ソースフォロア(SF)アンプ向けにカスタマイズした新しい低ノイズマルチゲート画素Tr.をshallow trench isolation(STI)フルエッチングプロセスにより実現した。
今回提案したTr.は、フットプリントが等しい従来の平面型Tr.と比較して、ランダム・テレグラフ・シグナル・ノイズ(RTS雑音)は91%、1/fノイズは48%低減した。相互コンダクタンスも43%向上しており、これは熱雑音の改善に寄与する。本論文では、マルチゲート画素Tr.を適用したプロトタイプの0.7μm画素による初の低ノイズ撮像特性を紹介する。 |
| （英） |
As the pixel size of CMOS image sensors (CIS) is rapidly decreasing to sub-micron pixels due to strong demand from mobile applications, a low-noise multi-gate pixel transistor for sub-micron pixel CIS has been proposed. It has been fully customized for pixel transistors of source follower amplifiers in CIS by a shallow trench isolation full-etching process. Compared to a planar-type pixel transistor with the same footprint, the random telegraph signal and 1/f noise has been decreased by 91% and 48%, respectively. The transconductance has been improved by 43%. A prototype CIS with 0.7μm pixels successfully presented a full image capture for the first time using multi-gate pixel transistors. |
| キーワード |
（和） |
ＣＭＯＳイメージセンサ / 低ノイズ / 画素トランジスタ / ＲＴＳ / 1/fノイズ / / / |
| （英） |
CMOS Image Sensor / Low Noise / Pixel Transistor / RTS / 1/f Noise / / / |
| 文献情報 |
映情学技報, vol. 46, no. 29, IST2022-35, pp. 5-8, 2022年9月. |
| 資料番号 |
IST2022-35 |
| 発行日 |
2022-09-15 (IST) |
| ISSN |
Print edition: ISSN 1342-6893 Online edition: ISSN 2424-1970 |
| PDFダウンロード |
|