| 講演抄録／キーワード |
| 講演名 |
2026-03-27 13:10
SOI FinFETを用いた高変換効率と低ノイズを実現した2層トランジスタ画素積層型CMOSイメージセンサ
高柳良平・加茂 崇・○山知亮介・櫻井真由・大石秀俊・入口拓也・高橋 洋・榎本泰啓・影山友基・田中裕介・菊池善明・山元純平・熊野秀臣・吉田慎一・北野良昭・太田和伸・平野智之（ソニーセミコンダクタソリューションズ） |
| 抄録 |
（和） |
2層トランジスタ画素を用いた0.8µmデュアルピクセルCISにおいて、画素トランジスタにsilicon-on-insulator (SOI) fin field-effect transistor (FinFET)技術を採用した。ボディレス構造のためフローティングディフュージョン（FD）の寄生容量を削減でき、変換効率の向上とノイズ特性の改善を実現した。相互コンダクタンス（gm）とソースフォロワゲインは過去世代の画素FinFETと比べ向上した。SOI構造特有の課題についても解決し、CIS動作を実証した。 |
| （英） |
This study presents a 2-Layer transistor pixel stacked 0.8-µm dual-pixel (DP) CIS with silicon-on-insulator (SOI) fin field-effect transistor (FinFET) technology. The application of SOI FinFETs as pixel transistors, featuring a body-less configuration on buried oxide, reduces parasitic capacitance at the floating diffusion node, thereby enhancing conversion gain and noise characteristics. The SOI FinFET achieves improved transconductance and source follower gain compared to a previous pixel FinFET. The resolution of challenges associated with the SOI structure is demonstrated through a 0.8μm DP CIS with SOI FinFETs. |
| キーワード |
（和） |
/ / / / / / / |
| （英） |
2-Layer Transistor Pixel Stacked CIS / SOI Pixel FinFET / High Conversion Gain / Low Dark Noise / / / / |
| 文献情報 |
映情学技報, vol. 50, no. 14, IST2026-19, pp. 40-43, 2026年3月. |
| 資料番号 |
IST2026-19 |
| 発行日 |
2026-03-20 (IST) |
| ISSN |
Online edition: ISSN 2424-1970 |
| PDFダウンロード |
|