| 講演抄録／キーワード |
| 講演名 |
2026-06-22 10:00
特徴量抽出可能なCMOSイメージセンサを用いたオンチップ演算向け低リソース画像分類アーキテクチャ
○家垣諒也・森田洋輝・大須賀裕宇（立命館大）・吉田康太（産総研/立命館大）・堀 洋平（産総研）・大倉俊介（立命館大） |
| 抄録 |
（和） |
エッジデバイスの低消費電力化を目的とし，イメージセンサ内での2方向の斜めエッジおよび輝度情報からなる特徴量抽出機能と，CNNとRNNを組み合わせたRaScaNetの軽量化モデルを統合した画像分類手法を提案する．本手法は，画像データ量をカラー画像比1.04%まで削減しつつ，分類精度の低下を6.86%に抑制した．また，RaScaNetを量子化特徴量に合わせて軽量化することで，モデルサイズ5.1 KB，ピークメモリ0.9 KBを実現し，既存の軽量化モデルMobileNetV2比で約300倍の軽量化を達成する目途を得た．シミュレーションの結果，VWWデータセットで73.78%，INRIA Personデータセットで91.45%の精度を達成した．さらに，総メモリ使用量が既存センサの3ライン分（5.7 KB）のバッファ容量内に収まることを確認し，極低リソース環境におけるオンチップ演算の実用性を定量的に示した． |
| （英） |
To reduce the power consumption of edge devices, we propose an image classification architecture that integrates in-sensor feature extraction of two-dimensional edge and luminance information, along with a lightweight RaScaNet model composed of CNN and RNN. This approach reduces the image data size to only 1.04% of that of color images, while limiting the classification accuracy degradation to 6.86%. Furthermore, by downsizing the RaScaNetto accommodate the quantized features, we achieved a model size of 5.1 KB and a peak memory of 0.9 KB, resulting in an approximately 300-fold reduction relative to MobileNetV2. Simulation results showed accuracies of 73.78% on the VWW dataset and 91.45% on the INRIA Person dataset. Additionally, we confirmed that the total memory footprint fits within the 3-line buffer capacity (5.7 KB) of conventional image sensors, quantitatively demonstrating the feasibility of on-chip computing in ultra-low resource environments. |
| キーワード |
（和） |
CMOSイメージセンサ / 特徴量抽出 / オンチップ演算 / 量子化 / 低リソース / / / |
| （英） |
CMOS image sensor / feature extraction / On-Chip Processing / quantization / Low-Resource / / / |
| 文献情報 |
映情学技報, vol. 50, no. 17, IST2026-28, pp. 1-6, 2026年6月. |
| 資料番号 |
IST2026-28 |
| 発行日 |
2026-06-15 (IST, ME) |
| ISSN |
Online edition: ISSN 2424-1970 |
| PDFダウンロード |
|