| 講演抄録／キーワード |
| 講演名 |
2012-07-27 09:50
シングルスロープA/D変換器の高速化に向けたインターリーブ型ランプ波形発生器
○内田大輔・池辺将之・本久順一・佐野栄一（北大）・近藤 亮（新日本無線） |
| 抄録 |
（和） |
いままでに、CMOSイメージセンサの“Single-Slope型A/D”の量子化誤差をTDC: Time to Digital Converterで再計測する方法を提案してきた。本方式では、後段TDCの変換bit数n に対応して、2n倍の高速化を実現できる。それに伴い、高速なランプ発生器を必要とする。今回、複数DACのインターリーブ動作及び出力加算による高速化を検討した。複数DACを用いても、量子化単位の規模増加は無く、全体構成においての回路規模は、信号線及び加算要素の増加で済む。m bitのDACunitを2n-m個組み合わせたインターリーブ加算出力は、DACunit単体の前出力値を2lとすると、-2l≦Vout≦2m-lであるデルタ型DAC同様の機能性を実現できる。0.18umCMOSプロセスを用いて、電流制御型インターリーブ加算DACを設計/試作した。100MHz動作をターゲットに10 bitのDACunitを4個組み合わせたしたとき、400MHz相当の12bitのDAC出力を実測によって確認した。DNL及びINLは、それぞれ+0.5/-0.5LSB，+0.7/-0.8LSBである。消費電力は、5.58mW（VDD=1.8V）である。 |
| （英） |
We have proposed the method of re-measuring quantizing error of Single-Slope ADC for CMOS imager with TDC (Time-to-Digital Converter). Using n-bits TDC, the proposed ADC performed 2n time faster operation. This method requires high-speed Ramp wave generation. Therefore, in this paper, we evaluated speed up with interleave operation and output summing of DACs. Although multiple DACs are used, there is no increase of quantization unit devices. In the interleaved DAC with 2n-m of m-bits DAC units, it can perform as a Delta DAC (-2l≦Vout≦2m-l). We designed fabricated the current-controlled DAC circuits using 0.18um CMOS process. At 100-MHz-clock operation, we confirmed 400-MHz 12-bit operations with four of 10-bits DAC units. The circuit was able to achieve DNL of +0.5/–0.5 LSB and INL of +0.7/–0.8 LSB. The entire generator consumed 5.58 mW with a 1.8-V supply. |
| キーワード |
（和） |
Single-Slope型A/D / インターリーブ動作 / 複数位相クロック / / / / / |
| （英） |
Single-Slope ADC / interleave operation / Multi-Phase Clock / / / / / |
| 文献情報 |
映情学技報, vol. 36, no. 31, IST2012-36, pp. 45-48, 2012年7月. |
| 資料番号 |
IST2012-36 |
| 発行日 |
2012-07-20 (IST) |
| ISSN |
Print edition: ISSN 1342-6893 |
| PDFダウンロード |
|